⚝
One Hat Cyber Team
⚝
Your IP:
216.73.217.31
Server IP:
95.217.99.93
Server:
Linux sv1.sonichosted.com 4.18.0-553.34.1.lve.el8.x86_64 #1 SMP Thu Jan 9 16:30:32 UTC 2025 x86_64
Server Software:
LiteSpeed
PHP Version:
8.2.29
Buat File
|
Buat Folder
Eksekusi
Dir :
~
/
usr
/
share
/
locale
/
fr
/
LC_MESSAGES
/
Edit File: opcodes.mo
Ț k t ç Ì h i L k K ž 4 œ 9 3 ś u + Ą ” 2! 8 è! = !" 7 _" t " F # k S# } ż# K =$ w $ % % [ & x& [ ' b' ò' ( ) ( ) ( É) ( ò) / * 1 K* B }* % À* % æ* 1 + . >+ ? m+ < + ? ê+ ( *, ( S, 2 |, E Ż, 1 ő, 9 '- 1 a- ? - ( Ó- ü- ) . . ;. j. w. " . % Ș. / Đ. . / $ // T/ r/ ~/ / §/ Â/ Ü/ ö/ 0 0 &0 A0 \0 o0 0 0 ( ·0 à0 ö0 1 .1 N1 o1 1 ©1 Â1 à1 ę1 2 = .2 & l2 2 ą2 $ ż2 " ä2 * 3 23 J3 3 i3 ) 3 Ç3 D Ò3 C 4 + [4 & 4 % ź4 ) Ô4 % ț4 ! $5 ! F5 $ h5 5 : ©5 1 ä5 9 6 6 P6 6 0 š6 + Ù6 * 7 . 07 ( _7 % 7 & ź7 Ő7 ) ì7 % 8 <8 8 Y8 8 " Ź8 & Ï8 ö8 9 9 29 H9 ^9 t9 ! 9 ź9 ' É9 ' ń9 : 7 1: B i: Ź: Í: è: ÿ: ; +; C; X; l; ; ; š; " Œ; # ß; ( < ,< I< b< x< ! < 5 Ž< & ê< ' = / 9= ) i= / = Ă= b á= . D> s> > ) > % Ć> # ë> % ? + 5? + a? 1 ? 1 ż? % ń? + @ 1 C@ 1 u@ §@ Ă@ # â@ " A " )A LA ! mA % A ”A < ÉA B # %B 2 IB " |B * B + ÊB öB C / 0C `C xC C ŹC ÍC æC + ûC 'D AD ]D % xD $ D ĂD 0 ȚD 0 E # @E * dE % E 7 ”E ! íE ! F 5 1F " gF + F ¶F ŚF űF G + 9G 2 eG 2 G ) ËG őG H ! "H ' DH ' lH ' H ŒH ÔH äH üH I -I MI kI I §I ĆI ÖI " íI J " J CJ cJ J J ”J ! ÒJ ôJ K %K BK ]K nK K % ŁK ÉK ÜK 2 îK !L ?L % PL vL L ąL & șL áL M M .M BM & UM |M M ŹM ÀM ÌM ŰM ! đM N ; #N _N }N $ N % N + ÓN / ÿN + /O [O tO & O șO 2 ÎO 2 P 2 4P 4 gP , P ÉP ) ăP Q Q ( ;Q dQ Q ! Q ÁQ % ŰQ țQ R ! +R + MR ' yR ĄR ÁR ÛR èR S "S % >S dS {S 5 S ÉS - éS ; T / ST T T ȘT ČT ÂT ÒT êT U U 7U PU iU U U & ŽU ÛU śU V Í V äW V æW ^ =X ; X Í ŰX J ŠY ńY tZ À [ 8 Đ[ G \ B Q\ u \ N ] n Y] È] 8 O^ { ^ ” _ ± ș_ y l` Č æ` g a Ž b ł ¶b č jc Á $d , æd , e , @e 7 me 8 „e R Țe : 1f ; lf ; šf 7 äf I g G fg I źg - űg - &h 9 Th U h 9 äh B i ; ai M i - ëi " j - <j 3 jj j j ) Àj , êj 4 k 3 Lk < k ( œk æk śk l 'l ?l _l l " l Żl $ Œl % ál m m 5m " Lm 4 om €m șm & Úm n 0 n / Qn " n €n ( Ăn ( ìn o " .o A Qo - o Áo ' Òo % úo # p 6 Dp {p . p G Æp - q <q Y Hq Y ąq 6 üq 1 3r / er 3 r / Ér + ùr + %s . Qs s H Ąs E ês G 0t 9 xt . Čt 7 át 1 u 2 Ku 5 ~u 1 Žu . æu / v Ev D cv - šv ! Öv M űv & Fw / mw - w Ëw çw x "x Ax `x x < x # Ûx 0 ÿx 0 0y $ ay D y Q Ëy ( z Fz bz z z ·z Őz đz { ${ >{ X{ 8 r{ 9 «{ 5 ć{ | 8| R| ) h| 5 | P È| 6 } 7 P} A } 5 Ê} , ~ 0 -~ ^~ 8 ß~ 5 , I ( v & ( Æ : ï 4 * = _ = & Û 8 B ; B ~ Á & Ő 1 ü 0 . 0 _ . . ż 5 î $ L 7 6 5 » A ń B 3 O v ) Æ 0 đ " ! T D " % Œ â ( û $ $ $ I A n % ° ' Ö & ț - % , S ) - Ș , Ű 2 C 8 ; | : ž $ ó # 9 < & v 0 ( Î ( ś ( ' I - q 4 4 Ô + 5 P / a * * Œ * ç 3 K g ' , Ć , ò , , L y ! = Ż í 2 ÿ ! 2 ! T * v # Ą . Ć $ ô & @ ^ ± + Ê , ö # < 8 Q $ Ż 0 Á ò ' 6 F , } Ș É % ê B % h Č Æ Ù 0 ő & N 8 „ % Ž ) Ú 1 7 6 : n © ! Á 1 ă < 5 < r < Ż > ì . + Z 4 w Ź ș 8 Û " $ 7 6 \ 0 ł ä & ű 4 3 T & Ż / Î ț + * @ ( k 5 Ê Ę F ę $ D E i R Ż B E & R y € & Ă ê ! ' 6 & ^ / ” ! ć é ä Ò È H % Đ g Ë \ k J C B Z ~ Ő / > S V 7 F û J ą 5 Ł t š 3 ” U 1 â d - N L Q W [ H G Ž . b n Ń ' # @ - = 4 K É í C R L F : q ) ê " % u ç ș ` < E o 0 ü } | T k s Ó 9 e ń ö U Ê Æ 5 < ( g _ D , Ś $ § ù 2 ț S ] 6 ÿ » Ö + Ș a D { ź Ć \ ^ Û i y B 0 r ) ( « [ ! Ÿ ă v Q ż î Ă b 4 M K ? ¶ è M ô ' 3 A 7 Z đ z N ű " P ß O Ú X ] ° _ ; m · ? j R # I 1 ž ł 8 č / Ä O ! , Ì ú f Ô Ź . Ą Ù P Î ; Ț a Č d ì x e Y W $ A Í ò ï  2 : @ h c Ę 6 à V ő ë ś Á p E w f Œ ` À œ 9 ó Ç Ż + c Ï ^ „ * æ I ć Š ± * T ę 8 & á h > X G = Ű j € Y © & Ü i l For the options above, The following values are supported for "ARCH": For the options above, the following values are supported for "ABI": aliases Do print instruction aliases. cp0-names=ARCH Print CP0 register names according to specified architecture. Default: based on binary being disassembled. debug_dump Temp switch for debug trace. fpr-names=ABI Print FPR names according to specified ABI. Default: numeric. gpr-names=ABI Print GPR names according to specified ABI. Default: based on binary being disassembled. hwr-names=ARCH Print HWR names according to specified architecture. Default: based on binary being disassembled. msa Recognize MSA instructions. no-aliases Use canonical instruction forms. no-aliases Don't print instruction aliases. no-aliases Disassemble only into canonical instructions, rather than into pseudoinstructions. numeric Print numeric reigster names, rather than ABI names. reg-names=ABI Print GPR and FPR names according to specified ABI. reg-names=ARCH Print CP0 register and HWR names according to specified architecture. virt Recognize the virtualization ASE instructions. xpa Recognize the eXtended Physical Address (XPA) ASE instructions. The following AARCH64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARC specific disassembler options are supported for use with -M switch (multiple options should be separated by commas): The following ARM specific disassembler options are supported for use with the -M switch: The following MIPS specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following PPC specific disassembler options are supported for use with the -M switch: The following RISC-V-specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following S/390 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following i386/x86-64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): Warning: disassembly may be wrong due to guessed opcode class choice. Use -M<class[,class]> to select the correct opcode class(es). addr16 Assume 16bit address size addr32 Assume 32bit address size addr64 Assume 64bit address size amd64 Display instruction in AMD64 ISA att Display instruction in AT&T syntax att-mnemonic Display instruction in AT&T mnemonic data16 Assume 16bit data size data32 Assume 32bit data size dpfp Recognize FPX DP instructions. dsp Recognize DSP instructions. fpud Recognize double precision FPU instructions. fpuda Recognize double assist FPU instructions. fpus Recognize single precision FPU instructions. i386 Disassemble in 32bit mode i8086 Disassemble in 16bit mode intel Display instruction in Intel syntax intel-mnemonic Display instruction in Intel mnemonic intel64 Display instruction in Intel64 ISA quarkse_em Recognize FPU QuarkSE-EM instructions. spfp Recognize FPX SP instructions. suffix Always display instruction suffix in AT&T syntax x86-64 Disassemble in 64bit mode # <dis error: %08lx> # internal error, undefined modifier (%c) # internal error, undefined operand in `%s %s' $<undefined> %02x *unknown* %d unused bits in i386_cpu_flags. %d unused bits in i386_operand_type. %dsp16() takes a symbolic address, not a number %dsp8() takes a symbolic address, not a number %s: %d: Missing `)' in bitfield: %s %s: %d: Unknown bitfield: %s %s: Error: %s: Warning: 'LSL' operator not allowed 'ROR' operator not allowed (DP) offset out of range. (SP) offset out of range. (unknown) *unknown operands type: %d* *unknown* 21-bit offset out of range 64-bit address is disabled <function code %d> <illegal instruction> <illegal precision> <internal disassembler error> <internal error in opcode table: %s %s> <unknown register %d> ABORT: unknown operand Accepted values are from -1 to 6 Address 0x%s is out of bounds. Assume all insns are Thumb insns Attempt to find bit index of 0 Bad case %d (%s) in %s:%d Bad immediate expression Bad register in postincrement Bad register in preincrement Bad register name Biiiig Trouble in parse_imm16! Bit number for indexing general register is out of range 0-15 Byte address required. - must be even. CpuMax != %d! Disassemble "register" names Disassemble in ESA architecture mode Disassemble in z/Architecture mode Don't know how to specify # dependency %s Don't understand 0x%x Error: read from memory failed Examine preceding label to determine an insn's type First register of the range should be r13 Hmmmm 0x%x IC note %d for opcode %s (IC:%s) conflicts with resource %s note %d IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d IC:%s [%s] has no terminals or sub-classes IC:%s has no terminals or sub-classes Immediate is out of range -128 to 127 Immediate is out of range -32768 to 32767 Immediate is out of range -512 to 511 Immediate is out of range -7 to 8 Immediate is out of range -8 to 7 Immediate is out of range 0 to 65535 Internal disassembler error Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx Internal error: bad sparc-opcode.h: "%s" == "%s" Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx Internal: Non-debugged code (test-case missing): %s:%d Invalid address type for operand Invalid position, should be 0, 16, 32, 48 or 64. Invalid position, should be 0, 8, 16, or 24 Invalid position, should be 0,4, 8,...124. Invalid position, should be 16, 32, 64 or 128. Invalid register number, should be blink Invalid register number, should be fp Invalid register number, should be pcl Invalid size specifier Invalid size value must be on range 1-64. Invalid size, should be 1, 2, 4, or 8 Invalid size, value must be LP_COUNT register cannot be used as destination register Label conflicts with `Rx' Label conflicts with register name Last register of the range doesn't fit Missing '#' prefix Missing '.' prefix Missing 'pag:' prefix Missing 'pof:' prefix Missing 'seg:' prefix Missing 'sof:' prefix Name well-known globals No relocation for small immediate Not a pc-relative address. Only $sp or $15 allowed for this opcode Only $tp or $13 allowed for this opcode Operand is not a symbol Operand out of range. Must be between -32768 and 32767. Print unknown instructions according to length from first two bits Register R30 is a limm indicator Register list is not valid Register must be BLINK Register must be GP Register must be ILINK1 Register must be ILINK2 Register must be PCL Register must be R0 Register must be R1 Register must be R2 Register must be R3 Register must be SP Register must be between r0 and r7 Register must be between r8 and r15 Register must be either r0-r3 or r12-r15 Register number is not valid SR/SelID is out of range SelID is out of range Select raw register names Select register names used by GCC Select register names used in ARM's ISA documentation Select register names used in the APCS Select register names used in the ATPCS Select special register names used in the ATPCS Small operand was not an immediate number Special purpose register number is out of range Syntax error: No trailing ')' The following WebAssembly-specific disassembler options are supported for use with the -M switch: The percent-operator's operand is not a symbol Unknown bitfield: %s Unknown error %d Unrecognised disassembler CPU option: %s Unrecognised disassembler option: %s Unrecognised register name set: %s Unrecognized disassembler option: %s Unrecognized field %d while building insn. Unrecognized field %d while decoding insn. Unrecognized field %d while getting int operand. Unrecognized field %d while getting vma operand. Unrecognized field %d while parsing. Unrecognized field %d while printing insn. Unrecognized field %d while setting int operand. Unrecognized field %d while setting vma operand. Value is not aligned enough Value must be a multiple of 16 Value must be in the range 0 to 240 Value must be in the range 0 to 28 Value must be in the range 0 to 31 Value must be in the range 1 to Value of A operand must be 0 or 1 W keyword invalid in FR operand slot. W register expected Warning: disassembly unreliable - not enough bytes available Warning: illegal as 2-op instr Warning: illegal as emulation instr Warning: reserved use of A/L and B/W bits detected Warning: rsrc %s (%s) has no chks Warning: rsrc %s (%s) has no chks or regs Warning: unrecognised CALLA addressing mode address register in load range address writeback expected attempt to set y bit when using + or - modifier bad instruction `%.50s' bad instruction `%.50s...' bit,base is out of range bit,base out of range for symbol branch operand unaligned branch to odd offset branch value not in range and to odd offset branch value out of range byte relocation unsupported can't cope with insert %d can't create i386-init.h, errno = %s can't create i386-tbl.h, errno = %s can't find %s for reading can't find i386-opc.tbl for reading, errno = %s can't find i386-reg.tbl for reading, errno = %s can't find ia64-ic.tbl for reading cannot use odd number destination register cannot use odd number source register cgen_parse_address returned a symbol. Literal required. class %s is defined but not used displacement value is not aligned displacement value is not in range and is not aligned displacement value is out of range don't know how to specify %% dependency %s dsp:16 immediate is out of range dsp:20 immediate is out of range dsp:24 immediate is out of range dsp:8 immediate is out of range expecting got relative address: got(symbol) expecting got relative address: gotoffhi16(symbol) expecting got relative address: gotofflo16(symbol) expecting gp relative address: gp(symbol) extend operator expected extraneous register floating-point immediate expected floating-point value must be 0.0 or 1.0 floating-point value must be 0.5 or 1.0 floating-point value must be 0.5 or 2.0 illegal L operand value illegal bitmask illegal immediate value illegal use of parentheses imm10 is out of range imm:6 immediate is out of range immediate is out of range 0-7 immediate is out of range 1-2 immediate is out of range 1-8 immediate is out of range 2-9 immediate offset immediate out of range immediate too big for element size immediate value immediate value cannot be register immediate value is out of range immediate value out of range immediate zero expected incompatible L operand value index register in load range index register xzr is not allowed invalid %function() here invalid addressing mode invalid arithmetic immediate invalid conditional option invalid constant invalid counter access invalid extend/shift operator invalid immediate, must be 1, 2, or 4 invalid mask field invalid mfcr mask invalid operand. type may have values 0,1,2 only. invalid post-increment amount invalid register invalid register for stack adjustment invalid register list invalid register name invalid register offset invalid register operand when updating invalid replicated MOV immediate invalid shift amount invalid shift operator invalid sprg number invalid tbr number invalid value for CMEM ld/st immediate invalid value for immediate jump hint unaligned junk at end of line missing `)' missing `]' missing extend operator missing mnemonic in syntax string missing register most recent format '%s' appears more restrictive than '%s' multiple note %s not handled multiplier negative immediate value not allowed negative or unaligned offset expected no insns mapped directly to terminal IC %s no insns mapped directly to terminal IC %s [%s] no shift amount allowed for 8-bit constants not a valid r0l/r0h pair offset(IP) is not a valid form opcode %s has no class (ops %d %d %d) operand is not zero operand out of range (%ld not between %ld and %ld) operand out of range (%ld not between %ld and %lu) operand out of range (%lu not between %lu and %lu) operand out of range (0x%lx not between 0 and 0x%lx) operand out of range (not between 1 and 255) overlapping field %s->%s overwriting note %d with note %d (IC:%s) p0-p7 expected parse_addr16: invalid opindex. percent-operator operand is not a symbol position value is out of range reg pair must be contiguous reg pair must start from even reg register element index register name used as immediate value register number register number must be even register source in immediate move register unavailable for short instructions rotate expected to be 0, 90, 180 or 270 rotate expected to be 90 or 270 rsrc %s (%s) has no regs shift amount shift amount must be 0 or 12 shift amount must be 0 or 16 shift amount must be 0 or 8 shift amount must be a multiple of 16 shift is not permitted shift operator expected source and target register operands must be different stack pointer register expected syntax error (expected char `%c', found `%c') syntax error (expected char `%c', found end of instruction) unable to change directory to "%s", errno = %s undefined unexpected address writeback unknown unknown 0x%02lx unknown 0x%04lx unknown constraint `%c' unknown operand shift: %x unknown reg: %d unrecognized form of instruction unrecognized instruction value must be power of 2 value out of range 1 - 256 vector5 is out of range vector8 is out of range warning: ignoring unknown -M%s option width value is out of range z0-z15 expected z0-z7 expected Project-Id-Version: opcodes 2.28.90 Report-Msgid-Bugs-To: bug-binutils@gnu.org POT-Creation-Date: 2017-07-03 16:55+0200 PO-Revision-Date: 2017-08-22 01:22+0200 Last-Translator: StĂ©phane Aulery <lkppo@free.fr> Language-Team: French <traduc@traduc.org> Language: fr MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit X-Bugs: Report translation errors to the Language-Team address. Plural-Forms: nplurals=2; plural=(n > 1); Pour les options ci-dessus, les valeurs suivantes sont supportĂ©es pour ARCH : Pour les options ci-dessus, les valeurs suivantes sont prises en charge pour lâABI : aliases Afficher les alias des instructions. cp0-names=ARCH Afficher les noms des registres CP0 selon lâarchitecture spĂ©cifiĂ©e. Par dĂ©faut : Ă partir du binaire dĂ©sassemblĂ©. debug_dump Interrupteur temporaire pour la trace de dĂ©bogage. fpr-names=ABI Afficher les noms FPR selon lâABI spĂ©cifiĂ©. Par dĂ©faut : numĂ©rique. gpr-names=ABI Afficher les noms GPR selon lâABI spĂ©cifiĂ©. Par dĂ©faut : Ă partir du binaire dĂ©sassemblĂ©. hwr-names=ARCH Afficher les noms HWR selon lâarchitecture spĂ©cifiĂ©e. Par dĂ©faut : Ă partir du binaire dĂ©sassemblĂ©. msa Reconnaissance des instructions MSA. no-aliases Utiliser la forme canonique des instructions. no-aliases Ne pas afficher les alias des instructions. no-aliases DĂ©sassembler seulement en instructions canoniques, au lieu de pseudo-instructions. numeric Affiche les numĂ©ros des registres, au lieu de leur nom ABI. reg-names=ABI Afficher les noms GPR et FPR selon lâABI spĂ©cifiĂ©. reg-names=ARCH Afficher les noms des registres CP0 et HWR selon lâarchitecture spĂ©cifiĂ©e. virt Reconnaissance des instructions ASE. xpa ReconnaĂźtre lâAdressage Physique Ătendu (XPA) instructions ASE. Les options spĂ©cifiques AARCH64 du dĂ©sassembleur sont prises en charge avec lâutilisation de lâoption -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques ARC du dĂ©sassembleur sont prises en charge avec lâutilisation de lâoption -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options suivantes spĂ©cifiques au dĂ©sassemblage ARM sont prises en charge avec lâutilisation de lâoption -M : Les options spĂ©cifiques MIPS du dĂ©sassembleur sont prises en charge avec lâutilisation de lâoption -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques PPC suivantes sont prises en charge avec lâutilisation de lâoption -M : Les options spĂ©cifiques RISC-V du dĂ©sassembleur sont prises en charge avec lâutilisation de lâoption -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques S/390 du dĂ©sassembleur sont prises en charge avec lâutilisation de lâoption -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques i386/x86-64 du dĂ©sassembleur sont prises en charge avec lâutilisation de lâoption -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Warning : Le dĂ©compilation peut ĂȘtre incorrecte en raison du choix de classe d'opcode supposĂ©es. Utiliser -M<classe[,classe]> pour sĂ©lectionner la ou les classes dâopcode correctes. addr16 Supposer un adressage 16 bits addr32 Supposer un adressage 32 bits addr64 Supposer un adressage 64 bits amd64 Afficher les instructions en AMD64 ISA att Afficher les instructions en syntaxe AT&T att-mnemonic Afficher les instructions avec les mnĂ©moniques AT&T data16 Supposer une taille de donnĂ©es sur 16 bits data32 Supposer une taille de donnĂ©es sur 32 bits dpfp Reconnaissance des instructions FPX DP. dsp Reconnaissance des instructions DSP. fpud Reconnaissance des instructions FPU double prĂ©cision. fpuda Reconnaissance des instructions FPU double assist. fpus Reconnaissance des instructions FPU simple prĂ©cision. i386 DĂ©sassembleur en mode 32 bits i8086 DĂ©sassembleur en mode 16 bits intel Afficher les instructions en syntaxe Intel intel-mnemonic Afficher les instructions avec les mnĂ©moniques Intel intel64 Afficher les instructions en Intel64 ISA quarkse_em Reconnaissance des instructions FPU QuarkSE-EM. spfp Reconnaissance des instructions FPX SP. suffix Toujours afficher les suffixes dâinstruction en syntaxe AT&T x86-64 DĂ©sassembleur en mode 64 bits # <erreur dĂ©sassemblage : %08lx> # erreur interne, modificateur indĂ©fini (%c) # erreur interne, opĂ©rande « %s %s » indĂ©fini $<non dĂ©fini> %02x *inconnu(e)* %d bits inutilisĂ©s dans i386_cpu_flags. %d bits inutilisĂ©s dans i386_operand_type. %dsp16() prend une adresse symbolique, pas un nombre %dsp8() prend une adresse symbolique, pas un nombre %s : %d : « ) » manquante dans le champ de bits : %s %s : %d : champ de bits inconnu : %s %s : Erreur : %s : Avertissement : opĂ©rateur LSL interdit opĂ©rateur ROR interdit dĂ©calage (DP) hors intervalle. dĂ©calage (SP) hors intervalle. (inconnu(e)) *type dâopĂ©rande inconnu : %d* *inconnu(e)* dĂ©calage de 21 bits hors intervalle Lâadressage 64 bits est dĂ©sactivĂ© <code de fonction %d> <instruction illĂ©gale> <prĂ©cision illĂ©gale> <erreur interne du dĂ©sassembleur> <erreur interne dans la table des opcodes : %s %s> <registre %d inconnu> ABANDONNER : opĂ©rande inconnu Intervalle de valeur acceptĂ©es 1 Ă 6 Adresse 0x%s hors intervalle. ConsidĂ©rer tous les insns comme des index insns Tentative de repĂ©rage dâun index de bit de 0 Cas erronĂ© %d (%s) dans %s : %d Expression immĂ©diate erronĂ©e Registre erronĂ© dans un post-incrĂ©ment Registre erronĂ© dans un prĂ©-incrĂ©ment Nom de registre Ă©rronĂ© GROS problĂšme dans parse_imm16 ! Bits pour indexer les registres gĂ©nĂ©raux hors intervalle (0-15) Adresse dâoctet requise - doit ĂȘtre paire. CpuMax != %d ! DĂ©sassemble les noms de « registre » DĂ©sassemble en mode architecture ESA DĂ©sassemble en mode z/Architecture Impossible de spĂ©cifier le numĂ©ro de dĂ©pendance %s IncomprĂ©hensible : 0x%x Erreur : lecture depuis la mĂ©moire Ă©chouĂ©e Examiner lâĂ©tiquette prĂ©cĂ©dente pour dĂ©terminer le type dâinsns Le premier registre du rang devrait ĂȘtre r13 Hummmm 0x%x note UC %d pour lâopcode %s (UC : %s) entrant en conflit avec la ressource %s note %d note UC %d dans lâopcode %s (UC : %s) entrant en conflit avec la ressource %s note %d UC : %s [%s] nâa pas de terminal ou de sous-classe UC : %s nâa pas de terminal ou de sous-classe Valeur immĂ©diate hors intervalle (-128 Ă 127) Valeur immĂ©diate hors intervalle (-32768 Ă 32767) Valeur immĂ©diate hors intervalle (-512 Ă 511) Valeur immĂ©diate hors intervalle (-7 Ă 8) Valeur immĂ©diate hors intervalle (-8 Ă 7) Valeur immĂ©diate hors intervalle (0 Ă 65535) Erreur interne du dĂ©sassembleur Erreur interne : sparc-opcode.h erronĂ©Â : « %s », %#.8lx, %#.8lx Erreur interne : sparc-opcode.h erronĂ©Â : « %s » == « %s » Erreur interne : sparc-opcode.h erronĂ©Â : « %s », %#.8lx, %#.8lx Interne : code non dĂ©boguĂ© (test manquant) : %s : %d Type dâadresse incorrecte pour lâopĂ©rande Position incorrecte, devrait ĂȘtre 0, 16, 32, 48 ou 64. Position incorrecte, devrait ĂȘtre 0, 8, 16 ou 24 Position incorrecte, devrait ĂȘtre 0, 4, 8⊠124. Position incorrecte, devrait ĂȘtre 16, 32, 64 ou 128. NumĂ©ro de registre invalide, devrait ĂȘtre blink NumĂ©ro de registre invalide, devrait ĂȘtre fp NumĂ©ro de registre invalide, devrait ĂȘtre pcl Indicateur de taille invalide valeur de taille incorrecte, doit ĂȘtre dans lâintervalle 1 Ă 64. Taille incorrecte, devrait ĂȘtre 1, 2, 4 ou 8 Taille incorrecte, devrait ĂȘtre le registre LP_COUNT ne peut pas ĂȘtre utilisĂ© comme registre de destination Conflit dâĂ©tiquette avec « Rx » Conflits dâĂ©tiquette avec le nom de registre le deriner registre du rang ne correspond pas PrĂ©fixe « # » manquant PrĂ©fixe « . » manquant PrĂ©fixe « pag: » manquant PrĂ©fixe « pof: » manquant PrĂ©fixe « seg: » manquant PrĂ©fixe « sof: » manquant Nommer les globals bien connus Aucune de repositionnement pour une petite valeur immĂ©diate Nâest pas une adresse de type PC. Seuls $sp ou $15 sont autorisĂ©s avec cet opcode Seuls $tp ou $13 sont autorisĂ©s avec cet opcode LâopĂ©rande nâest pas un symbole OpĂ©rande hors intervalle. Doit ĂȘtre compris entre -32768 et 32767. Affiche les instructions inconnues suivant la longueur de leur deux premiers bits Le registre R3 est un indicateur de limm Liste de registres invalide Le registre doit ĂȘtre BLINK Le registre doit ĂȘtre GP Le registre doit ĂȘtre ILINK1 Le registre doit ĂȘtre ILINK2 Le registre doit ĂȘtre PCL Le registre doit ĂȘtre R0 Le registre doit ĂȘtre R1 Le registre doit ĂȘtre R2 Le registre doit ĂȘtre R3 Le registre doit ĂȘtre SP Le numĂ©ro de registre doit ĂȘtre compris entre r0 et r7 Le numĂ©ro de registre doit ĂȘtre compris entre r8 et r15 Le registre doit ĂȘtre dans la plage r0-r3 ou r12-r15 NumĂ©ro de registre invalide SR/SelID hors intervalle SelID hors intervalle SĂ©lectionner les noms de registres bruts SĂ©lectionner les noms de registres utilisĂ©s par GCC SĂ©lectionner les noms de registres utilisĂ©s dans la documentation ISA pour ARM SĂ©lectionner les noms de registres utilisĂ©s par APCS SĂ©lectionner les noms de registres utilisĂ©s par ATPCS SĂ©lectionner les noms de registres spĂ©ciaux utilisĂ©s par ATPCS Le petit opĂ©rande nâĂ©tait pas un nombre immĂ©diat NumĂ©ro de registre spĂ©cial hors intervalle Erreur de syntaxe : pas de « ) » en suffixe Les options suivantes spĂ©cifiques au dĂ©sassemblage WebAssembly sont prises en charge avec lâutilisation de lâoption -M : LâopĂ©rande de lâopĂ©rateur % nâest pas un symbole Champ de bits inconnu : %s Erreur %d inconnue Option CPU du dĂ©sassembleur inconnue : %s Option du dĂ©sassembleur inconnue : %s Nom de jeu de registres inconnu : %s Option du dĂ©sassembleur inconnue : %s Champ %d inconnu lors de la construction dâinstruction. Champ %d inconnu lors du dĂ©codage dâinstruction. Champ %d inconnu lors de lâobtention dâun opĂ©rande int. Champ %d inconnu lors de lâobtention dâun opĂ©rande vma. Champ %d inconnu lors de lâanalyse. Champ %d inconnu lors de lâaffichage dâinstruction. Champ %d inconnu lors de lâinitialisation dâun opĂ©rande int. Champ %d inconnu lors de lâinitialisation dâun opĂ©rande vma. Valeur mal alignĂ©e la valeur doit ĂȘtre un multiple de 16 la valeur doit ĂȘtre dans lâintervalle 0 Ă 240 la valeur doit ĂȘtre dans lâintervalle 0 Ă 28 la valeur doit ĂȘtre dans lâintervalle 0 Ă 31 la valeur doit ĂȘtre dans lâintervalle 1 Ă La valeur de lâopĂ©rande A doit ĂȘtre 0 ou 1 mot clef W invalide dans le slot de lâopĂ©rande FR. registre W attendu Warning : dĂ©sassembleur inutilisable â pas assez de donnĂ©es disponibles Warning: non valable comme instruction Ă 2 opĂ©randes Warning: non valable comme instruction dâĂ©mulation Warning: dĂ©tection dâutilisation rĂ©servĂ©e de bits A/L et B/W Attention : registre source %s (%s) sans sĂ©lecteur « chks » Attention : registre source %s (%s) sans sĂ©lecteur « chks » ou registres Warning: mode dâadressage CALLA inconnu registre dâadresse dans la plage de chargement cache writeback d'adresses attendu tentative dâinitialisation du bit y lors de lâutilisation du modificateur + ou - instruction « %.50s » erronĂ©e instruction « %.50sâŠÂ » erronĂ©e bit,base hors intervalle bit,base hors intervalle pour un symbole opĂ©rande de branchement non alignĂ© branchement avec un dĂ©calage impair valeur de branchement hors intervalle et avec un dĂ©calage impair valeur de branchement hors intervalle repositionnement dâoctet indisponible Impossible de gĂ©rer lâinsertion %d impossible de crĂ©er i386-init.h, errno = %s impossible de crĂ©er i386-tbl.h, errno = %s impossible de trouver %s pour la lecture impossible de lire i386-opc.tbl, errno = %s impossible de lire i386-reg.tbl, errno = %s impossible de trouver ia64-ic.tbl pour la lecture impossible dâutiliser le registre de destination de nombre impair impossible dâutiliser le registre source de nombre impair cgen_parse_address a retournĂ© un symbole. Symbole requis. classe %s dĂ©finie mais inutilisĂ©e valeur de dĂ©placement non alignĂ©e La valeur de dĂ©placement hors intervalle et non alignĂ©e valeur de dĂ©placement hors intervalle Comment spĂ©cifier %% pour la dĂ©pendance %s ? valeur immĂ©diate dsp:16 hors intervalle valeur immĂ©diate dsp:20 hors intervalle valeur immĂ©diate dsp:24 hors intervalle valeur immĂ©diate dsp:8 hors intervalle adresse relative GOT attendue : got(symbole) adresse relative GOT attendue : gotoffhi16(symbole) adresse relative GOT attendue : gotofflo16(symbole) adresse relative GP attendue : gp(symbole) opĂ©rateur Ă©tendu attendu registre externe valeur immĂ©diate en virgule flottante attendue la valeur en virgule doit ĂȘtre 0,0 ou 1,0 la valeur en virgule doit ĂȘtre 0,5 ou 1,0 la valeur en virgule doit ĂȘtre 0,5 ou 2,0 valeur dâopĂ©rande L illĂ©gale masque de bits illĂ©gal valeur immĂ©diate illĂ©gale usage illĂ©gal des parenthĂšses imm10 hors intervalle valeur immĂ©diate imm:6 hors intervalle valeur immĂ©diate hors de lâintervalle 0-7 valeur immĂ©diate hors de lâintervalle 1-2 valeur immĂ©diate hors de lâintervalle 1-8 valeur immĂ©diate hors de lâintervalle 2-9 dĂ©calage immĂ©diat valeur immĂ©diate hors intervalle valeur immĂ©diate trop grande pour la taille de lâĂ©lĂ©ment valeur immĂ©diate La valeur immĂ©diate ne doit pas ĂȘtre un registre valeur immĂ©diate hors intervalle valeur immĂ©diate hors intervalle valeur immĂ©diate Ă©gale Ă zĂ©ro attendue valeur dâopĂ©rande L incompatible registre dâindex dans la plage de chargement registre dâindex xzr non autorisĂ© %function() invalide Ă cette position mode dâadressage incorrecte arithmetique immĂ©diate invalide option conditionnelle invalide constante invalide accĂšs compteur invalide opĂ©rateur Ă©tendu ou de dĂ©calage invalide Immediat incorrecte, devrait ĂȘtre 1, 2 ou 4 champ de masque invalide masque mfcr invalide opĂ©rande invalide. Type doit ĂȘtre 0, 1 ou 2 seulement. longueur de post-incrĂ©ment invalide registre invalide registre invalide pour lâajustement de la pile liste de registres invalide nom de registre invalide dĂ©calage de registre invalide opĂ©rande de registre invalide lors de la mise Ă jour valeur immĂ©diate rĂ©pliquĂ©e MOV incorrecte longueur de dĂ©calage invalide opĂ©rateur de dĂ©calage invalide numĂ©ro de registre spĂ©cial invalide numĂ©ro tbr invalide valeur immĂ©diate invalide pour les valeurs immĂ©diates CMEM ld/st valeur immĂ©diate invalide saut indicĂ© non alignĂ© rebut en fin de ligne « ) » manquante « ] » manquant opĂ©rateur Ă©tendu manquant mnĂ©monique manquante dans la chaĂźne de syntaxe registre manquant le format le plus rĂ©cent « %s » apparaĂźt plus restrictif que « %s » note multiple %s non gĂ©rĂ©e multiplicateur valeur immĂ©diate nĂ©gative interdite dĂ©calage nĂ©gatif ou non alignĂ© attendu aucun instruction mappĂ©e directement Ă l'UC %s aucun instruction mappĂ©e directement Ă lâUC %s [%s] longueur de dĂ©calage interdite pour les constantes 8 bits couple r0l/r0h invalide format de dĂ©calage (IP) invalide Lâopcode %s nâa pas de classe (ops %d %d %d) LâopĂ©rande nâest pas zĂ©ro opĂ©rande hors intervalle (%ld nâest pas entre %ld et %ld) opĂ©rande hors intervalle (%ld nâest pas entre %ld et %lu) opĂ©rande hors intervalle (%lu nâest pas entre %lu et %lu) opĂ©rande hors intervalle (0x%lx nâest pas entre 0 et 0x%lx) opĂ©rande hors intervalle (pas entre 1 et 255) Ă©crasement du champ %s->%s Ă©crasement de la note %d par la note %d (UC : %s) p0-p7 attendu parse_addr16 : opindex invalide. LâopĂ©rande de lâopĂ©rateur % nâest pas un symbole valeur de position hors intervalle Un registre paire doit ĂȘtre continu Un registre paire doit commencer par un mĂȘme registre index dâĂ©lĂ©ment de registre nom de registre utilisĂ© comme valeur immĂ©diate numĂ©ro de registre Le numĂ©ro de registre doit ĂȘtre pair registre source dĂ©placĂ© dans une valeur immĂ©diate registre indisponible pour les instructions courtes rotation attendue de 0, 90, 180 ou 270 rotation attendue de 90 ou 270 registre source %s (%s) nâa pas de registres longueur du dĂ©calage la longueur de dĂ©calage doit ĂȘtre 0 ou 12 longueur de dĂ©calage attendue de 0 ou 16 longueur de dĂ©calage attendu de 0 ou 8 la longueur de dĂ©calage doit ĂȘtre un multiple de 16 dĂ©calage interdit opĂ©rateur de dĂ©calage attendu les opĂ©randes des registres source et cible doivent ĂȘtre diffĂ©rents registre de pointeur de pile attendu erreur de syntaxe (caractĂšre « %c » attendu, « %c » trouvĂ©) erreur de syntaxe (caractĂšre « %c » attendu, fin de lâinstruction trouvĂ©e) impossible de modifier le rĂ©pertoire vers « %s », errno = %s indĂ©fini(e) cache writeback dâadresses inattendu inconnu(e) inconnu 0x%02lx inconnu 0x%04lx contrainte « %c » inconnue dĂ©calage dâopĂ©rande inconnu : %x registre inconnu : %d forme dâinstruction inconnue instruction inconnue la valeur doit ĂȘtre une puissance de 2 valeur hors de lâintervalle 1 Ă 256 vector5 hors intervalle vector8 hors intervalle avertissement : option -M%s inconnue ignorĂ©e valeur de largeur hors intervalle z0-z15 attendu z0-z7 attendu
Simpan